Geleceğin çipleri için atomik ölçekte hizalama dönemi başlıyor

Geleceğin çipleri için atomik ölçekte hizalama dönemi başlıyor
Yarı iletken sanayisinde çip üretiminin en kuvvetli evrelerinden biri olan katman hizalamasında devrim niteliğinde bir gelişme yaşanıyor. Massachusetts Amherst Üniversitesi’nden bilim insanları, lazerler ve metalensler kullanarak atomik hassasiyette hizalama sağlayabilen yeni bir metot geliştirdiklerini duyurdu. SciTechDaily tarafından aktarılan bu yenilik, bilhassa 3D çip dizaynlarında ve çoklu yonga (chiplet) entegrasyonlarında oyun değiştirici bir rol oynayabilir.

Modern çip üretimi, her biri çok sayıda üretim adımı içeren karmaşık bir süreçtir. Bilhassa mantık devreleri içeren wafer’larda, yaklaşık 4.000 farklı üretim evresi çeşitli makineler tarafından gerçekleştirilir. Bu süreçte, bir katmanın alttakiyle harika formda hizalanması — yani overlay accuracy — en kritik mevzulardan biridir.

Mevcut teknolojiler bu hizalamayı optik ölçüm sistemleri, hizalama işaretleri ve kapalı döngü denetim düzenekleriyle sağlar. Fakat bu sistemlerin yaklaşık 2 – 2,5 nanometrelik bir çözünürlük sınırı ve farklı derinliklerdeki katmanlara birebir anda odaklanamamak üzere önemli kısıtlamaları bulunuyor. Bu da bilhassa dikey istifli (stacked) çip dizaynlarında sorun yaratabiliyor.

Metalens ve lazerle gelen devrim

UMass Amherst araştırmacılarının önerdiği yol, özel olarak tasarlanmış eşmerkezli metalenslerin çip yüzeyine yerleştirilmesini içeriyor. Bu lensler bir lazer ışınıyla aydınlatıldığında holografik teşebbüs desenleri oluşturuyor. Oluşan desenler, çip katmanları ortasındaki sapmanın tarafını ve ölçüsünü üç boyutta da ortaya koyabiliyor.

En dikkat cazip bulgu ise bu metodun yatayda sadece 0.017 nanometre, dikeyde ise 0.134 nanometre üzere harikulâde düşük sapmaları algılayabilmesi. Bu, sırf bilim insanlarının orjinal gayeleri olan 100 nanometre hassasiyetini aşmakla kalmıyor, birebir vakitte günümüz optik mikroskoplarının çözünürlük hudutlarını da geride bırakıyor. Ayrıyeten, yolun çip üretimi ve 3D çip entegrasyonundaki en karmaşık adımlardan birini kolaylaştırarak üretim maliyetlerini düşürebileceğine inanıyorlar.

Ancak her teknolojik atılımda olduğu üzere, bu sistemin de önünde birtakım pürüzler var. Sistemin mevcut litografi, bağlama ve TSV (Through-Silicon Via) üzere üretim araçlarıyla entegre edilip edilemeyeceği hâlâ net değil. Şayet entegrasyon mümkün olmazsa, bu çığır açıcı teknolojinin yarı iletken üretiminde yaygınlaşması sıkıntı olabilir.

administrator

Related Articles

Bir yanıt yazın

E-posta adresiniz yayınlanmayacak. Gerekli alanlar * ile işaretlenmişlerdir